Модель: VariableSaturation

Библиотека: Signals

Имя на уровне решателя: TSIG8

Аннотация: Модель переменного насыщения

Обозначение: FIXed ME

Описание модели

Порты (степени свободы) компонента:

Обозначение порта

Тип

Наименование порта

1

Port1

base.DOF1

Сигнальный входной порт

2

Port2

base.DOF1

Сигнальный входной порт

3

Port3

base.DOF1

Сигнальный входной порт

4

Port4

base.DOF1

Сигнальный выходной порт

Пользовательские параметры модели

Параметр

Тип

Описание

Значение по умолч.

1

K

base.real

Коэффициент усиления сигнала

1


Результаты тестирования
../../../../_images/logo_ru_no_text.png

www.laduga.com

Глава 1. Заданные параметры теста

Название тестируемого компонента

VariableRateLimiter

Модуль тестируемого компонента

Signals

Дата тестирования

Thu Mar 12 18:39:08 2026

Результат

OK

Глава 2. Схема тестируемого объекта
Схема тестирования: Модель переменного насыщения (VariableSaturation)

Сигнал синусоидальной формы проходит через компонент насыщения сигнала.
Датчики V2, V3 и V4 считывают входящие сигналы.
V1 - преобразованный сигнал.
Исходный сигнал - синусоидальный.
Постоянные сигналы -Const1 и Const2 - переменные ограничивающие сигналы.

Исходные данные:
Исходный сигнал: SinusSource
Амплитуда: A=1
Период: T=1
Начальная фаза: F=0
Постоянная составляющая сигнала: V0=0
Начальная задержка; D=0
Число тимпульсов: N=0
Период повтора импульсов: P=0

Сигнал ограничения 1: Const1
Значение константы C=0

Сигнал ограничения 2: Const2
Значение константы C=0

Время интеграции end=1

Коэффициенты усиления сигнала К=1

Результат: Преобразованный сигнал равен нулю. т.к. диапазон обрезки сигнала образуемый двумя сигналами ограничений =0.
../../../../_images/VariableSaturation.sch.png

Рисунок 1 - Схема теста

Глава 3. Графики результатов теста
../../../../_images/VariableSaturation.RUN.png

Рисунок 2 - VariableSaturation.RUN

../../../../_images/VariableSaturation.Check.png

Рисунок 3 - VariableSaturation.Check