Объект: NAND

Библиотека: StateGraph

Имя на уровне решателя: NAND

Аннотация: Логический объект НЕ-И

Обозначение:

Порты (степени свободы) компонента:

№	Обозначение порта	Тип	Наименование порта
1	Port1	ISIGNAL	Сигнальный входной порт
2	Port2	ISIGNAL	Сигнальный входной порт
3	Port3	OSIGNAL	Сигнальный выходной порт

Расчетные и измеряемые величины:

№	Параметр	Описание	Единица
1	V_port1	Значение сигнала на порте (V)
2	X_port1	Значение интегральной функции от сигнала на порте (X)
3	A_port1	Значение производной функции от сигнала на порте (A)
4	V_port2	Значение сигнала на порте (V)
5	X_port2	Значение интегральной функции от сигнала на порте (X)
6	A_port2	Значение производной функции от сигнала на порте (A)
7	V_port3	Значение сигнала на порте (V)
8	X_port3	Значение интегральной функции от сигнала на порте (X)
9	A_port3	Значение производной функции от сигнала на порте (A)

Пример использования компонента

Модель логической операции «НЕ-И» (NAND)

Выходной сигнал принимает значение 0 только тогда, когда оба входных сигнала одновременно равны 1. Во всех остальных случаях выход равен 1. Компонент используется в системах автоматического управления, дискретной логики, StateGraph и других приложениях, где требуется моделирование логических связей.

Проверка работы логической операции «НЕ-И» (NAND) для двух кусочно-линейных сигналов.

Начальные данные:

Параметры первого источника сигнала (кусочно-линейная функция)

Таблица значений: 0, 0, 1, 0, 1, 1, 2, 1, 2, 0, 3, 0, 3, 1, 6, 1

Параметры второго источника сигнала (кусочно-линейная функция)

Таблица значений: 0, 0, 1, 0, 1, 1, 6, 1

end = 6 с — Время интегрирования

Схема тестирования:

Два источника кусочно-линейных сигналов подают напряжения на входы логического элемента NAND. Первый источник формирует сигнал, который изменяется по заданной таблице, второй — по своей таблице. Выходной сигнал элемента NAND подключён к осциллографам Check1 и RUN и регистрируется как NAND.V3. Результаты выводятся на графики RUN и Check1.

Результат:

На графике RUN показаны входные сигналы NAND.V1 и NAND.V2, а также выходной сигнал NAND.V3. Выходной сигнал принимает значение 0 только в те моменты времени, когда оба входа одновременно равны 1 (например, в интервале от 1 до 2 с и от 3 до 6 с). В остальные моменты выход равен 1. На графике Check1 показан только выходной сигнал NAND.V3, который наглядно демонстрирует переключения в соответствии с логикой «НЕ-И». Система работает корректно, без ложных срабатываний, что подтверждает правильную реализацию логической модели.

Формула логической операции:

\[V_3 = \overline{V_1 \land V_2}\]

где: \(V_1, V_2\) — входные сигналы, \(V_3\) — выходной сигнал.

\(V_3 = 0\), если \(V_1 = 1\) и \(V_2 = 1\); иначе \(V_3 = 1\).

Схема теста

Рисунок 1 - Схема теста

Графики результатов теста

Рисунок 2 - NAND.RUN (входные сигналы V1, V2 и выходной V3)

Рисунок 3 - NAND.Check1 (выходной сигнал V3)