Объект: AND
Библиотека: StateGraph
Имя на уровне решателя: AND
Аннотация: Логический объект И
Обозначение: 
Порты (степени свободы) компонента:
№ |
Обозначение порта |
Тип |
Наименование порта |
|---|---|---|---|
1 |
Port1 |
ISIGNAL |
Сигнальный входной порт |
2 |
Port2 |
ISIGNAL |
Сигнальный входной порт |
3 |
Port3 |
OSIGNAL |
Сигнальный выходной порт |
Расчетные и измеряемые величины:
№ |
Параметр |
Описание |
Единица |
|---|---|---|---|
1 |
V_port1 |
Значение сигнала на порте (V) |
|
2 |
X_port1 |
Значение интегральной функции от сигнала на порте (X) |
|
3 |
A_port1 |
Значение производной функции от сигнала на порте (A) |
|
4 |
V_port2 |
Значение сигнала на порте (V) |
|
5 |
X_port2 |
Значение интегральной функции от сигнала на порте (X) |
|
6 |
A_port2 |
Значение производной функции от сигнала на порте (A) |
|
7 |
V_port3 |
Значение сигнала на порте (V) |
|
8 |
X_port3 |
Значение интегральной функции от сигнала на порте (X) |
|
9 |
A_port3 |
Значение производной функции от сигнала на порте (A) |
Пример использования компонента
Модель логического элемента «И» (AND)
Выходной сигнал принимает значение 1 только тогда, когда оба входных сигнала одновременно равны 1. Если хотя бы один из входов равен 0, выход устанавливается в 0. Компонент используется в системах автоматического управления, дискретной логики, StateGraph и других приложениях, где требуется моделирование логических связей.
Проверка работы логического элемента «И» (AND).
Начальные данные:
Схема тестирования:
Два источника кусочно-линейных сигналов подают напряжения на входы логического элемента AND. Первый источник формирует сигнал, который становится равным 1 в момент времени t = 2 с и удерживается до t = 5 с. Второй источник становится равным 1 в момент t = 3 с и также удерживается до t = 5 с. Выходной сигнал элемента AND подключён к осциллографу Check1 и регистрируется как AND.V3. Результаты выводятся на графики RUN и Check1.
Результат:
На графике RUN показаны входные сигналы AND.V1 и AND.V2, а также выходной сигнал AND.V3. Выходной сигнал принимает значение 1 только после того, как оба входа становятся равными 1 (начиная с t = 3 с). До этого момента выход равен 0. На графике Check1 показан только выходной сигнал AND.V3, который наглядно демонстрирует переключение в момент t = 3 с и удержание уровня 1 до конца моделирования. Система работает корректно, без ложных срабатываний, что соответствует логике работы элемента AND.
Формула логической операции:
где: \(V_1, V_2\) — входные сигналы, \(V_3\) — выходной сигнал.
\(V_3 = 1\), если \(V_1 = 1\) и \(V_2 = 1\); иначе \(V_3 = 0\).
Схема теста
Рисунок 1 - Схема теста
Графики результатов теста
Рисунок 2 - AND.RUN (входные сигналы V1, V2 и выходной V3)
Рисунок 3 - AND.Check1 (выходной сигнал V3)