Объект: Div

Библиотека: Signals

Имя на уровне решателя: Signals.Div

Аннотация: Деление

Обозначение:

Порты (степени свободы) компонента:

№	Обозначение порта	Тип	Наименование порта
1	Port1	ISIGNAL	Сигнальный входной порт (делимое)
2	Port2	ISIGNAL	Сигнальный входной порт (делитель)
3	Port3	OSIGNAL	Сигнальный выходной порт (результат деления)

Пользовательские параметры модели:

№	Параметр	Тип	Описание	Единица	Значение по умолч.
1	K	real	Коэффициент усиления сигнала		1
2	MinDivisor	real	Минимальный делитель		1

Расчетные и измеряемые величины:

№	Параметр	Описание	Единица
1	V_port1	Значение сигнала на порте (V)
2	X_port1	Значение интегральной функции от сигнала на порте (X)
3	A_port1	Значение производной функции от сигнала на порте (A)
4	V_port2	Значение сигнала на порте (V)
5	X_port2	Значение интегральной функции от сигнала на порте (X)
6	A_port2	Значение производной функции от сигнала на порте (A)
7	V_port3	Значение сигнала на порте (V)
8	X_port3	Значение интегральной функции от сигнала на порте (X)
9	A_port3	Значение производной функции от сигнала на порте (A)

Пример использования компонента

Модель деления (Div)

Через компонент деления Div проходят исходные постоянные сигналы Const1 и Const2 и происходт деление значения сигнала Const1 на Const2. При значении MinDiv, превышающем значение делителя Const2, результирующий сигнал образуется путем деления исходного Const1 на значение MinDiv, сигнал Const2 в этом случае исключается из расчета. Датчик V - считывает значение преобразованного сигнала.

Начальные данные:

Исходные постоянные сигналы Const1 и Const2

С = 6 - значение Const1

С = 2 - значение Const2

Параметры модели (Div)

MinDivisor = 1 - минимальный делитель

К = 1 - коэффициент усиления сигнала

end = 1 - Время интегрирования

Схема теста

Рисунок 1 - Схема теста

График результата теста

Рисунок 2 - Div.Check